## (19) 日本国特許庁 (JP)

①特許出願公開

## ⑫公開特許公報(A)

昭55-67234

⑤Int. Cl.³ H 03 K 17/76 識別記号

庁内整理番号 7105--5 J ③公開 昭和55年(1980)5月21日

発明の数 1 審査請求 未請求

(全 3 頁)

50アナログスイツチング回路

電機株式会社通信機製作所内

②特 願 昭53-141670

⑪出 願 人 三菱電機株式会社

②出 願 昭53(1978)11月15日

東京都千代田区丸の内2丁目2 番3号

72発 明 者 吉崎守

個代 理 人 弁理士 葛野信一 外1名

尼崎市南清水字中野80番地三菱

明 #41 #

1. 発明の名称

アナログスイツチング回路

2. 特許補求の傾囲

11スイツチング業子をブリッジを続して機成したスイツチングブリッジと、このスイッチングブリッジと、このスイッチングブリッジの2つの平衡 猫子にそれぞれ直流カット用コンデンサを介して優続された入力 業子 および出力 選子と、 前配スイッチングブリッジの2つの非単端子を介して明記スイッチング素子に 減流を与えるパイアス回路と、 前記スイッチング業子をオンオフするスイッチとを備えたことを特徴とするアナログスイッチング回路。

21 前記スイッチング業子としてダイオードを用いたことを特徴とする特許請求の範囲※1 自記載のアナログスイッチング回路。

31前記スイツチング素子としてトランジスタを 用いたことを特徴とする特許頑求の超出る 1 項配 収のアナログスイツチング回路。

3. 発明の詳細な説明

この発明は 曜田 祖失を少なくしたアナログスイッチング 回路に関するものである。

で来ての棟の回路としては男1図に示すものがあった。図において、Ti、Toはそれぞれ入力 機子および出力端子、Ciは入力端子Tiに受続された入力報任の直流成分カット用コンデンサ、Ciは出力機子Toに接続された出力である。 は出力場子Toに接続された出力である前記コンデンサ、Dはアノードが入力側の向ンデンサ、Dはアノードが入力側のロンデンサではに接続されたスイッチングダイオード、Riはスイッチングダイオードしに破っているがよっながある。

次に動作について税明する。

まずスイッチ S がオフの場合、スイッチングダイオード D のアノード催任を Vi 、 カソード唯任を

:21

To the

(1)

V2とすると、V1 <V2 となり、スイツチングダイオード D は逆パイアスされる。したがつてスイツチングダイオード D は非導通状態となり、入力端子 Ti の入力信号は出力端子 To へ伝達されない。

次にスイツチ S がオンの場合には、スイツチングダイオード D の順方向端子電圧を V d とすると、V<sub>1</sub> > V D + V<sub>2</sub>となり、スイッチングダイオード D は 報パイアス される。したがつてスイッチングダイオード D イオード D は 導 選 状態となり、入力端子 T i の入力信号は出力端子 T o へ伝達される。

従来のダイオードを用いたアナログスイツチング回路は以上のように構成されているので、ダイオード順方同端子順圧分の順圧損失があり、後段でレベル補償をする必要があるなどの欠点があった。

この発明は上記のような従来のものの欠点を除去するためになされたもので、 ズイッチング素子の ブリッジによりスイッチング素子の 暇 万向 端子 電圧による 電圧損失を相殺できる は損失の アナロケスイッチング 回路を提供することを目的として

(3)

いる。

以下この発明の一実脈例を図について説明する。 男2日において、Ti, To, C1, C2, S. Vc は第1 図と同じものを示す。 D1 , D2 , D3 , D4は 相互にブリッジ接続されたスイッチングダイオー ドであり、このダイオードブリッジはダイオード D1. D2の接続点である第1平衡端子 T1が入力側 のコンデンサ C1に、ダイオード D2, D4 の接続点 である第2平衡 帰子 T2が出力側のコンデンサ C2 にそれぞれ接続されている。またRsはパイアス用 難感 V c とダイオード D1 、D2の接続点である羽1 非平衡端子Ta間に接続されたパイアス電流測測用 低抗、 Koはダイオード Do. Doの後税点である第 2 非平崩端子 T4 とスイツチ S との間に接続された バイアス 電流制限用低抗、 Krは削配向非平衡端子 T3, T4間に接続され、スイツチ5がオフの時ダイ オードロ」、ロッおよびロッ、ロ4に逆パイアス展圧を 与えるための低抗である。そしてバイアス用電源 Vc、低抗 Ra、Ra、Ro によりスイツチングダイ オード D1 、D2 、D3 、D4 に 商流を与えるバイアス

141

回路を地成する。

次に動作について説明する。

したがつて、出力減圧はほぼ入力減圧と同一の 頭が得られ、入力信号はほぼ損失なく出力率子に 収出すことができる。

なお前記実施例ではダイオードを用いたブリッ

ジ回路について説明したが、ダイオードの代わりにトランジスタを用いても良く、この場合スイツチ S は各トランジスタのベース構流を開閉するスイッチとなる。

以上のようにこの発明のアナログスイツチング 同様によれば、スイツチング 同様をブリッジ 同路 で構成したことにより 耐圧 撤失の少ないアナログ スイツチング 回路が安価に得られる効果がある。 4. 図面の循環な説明


31 図は従来の1 個のダイオードを用いたアナログスイツチング回路の回路図、男2 図はこの 6 明の一実施例によるアナログスイツチング回路の 回路図である。

D<sub>1</sub> , D<sub>2</sub> , D<sub>5</sub> , D<sub>4</sub> … スイツチング ※子としてのダイオード、 T<sub>1</sub> … 入力 端子、 T<sub>0</sub> … 出力 凛子、 C<sub>1</sub> . C<sub>2</sub> … 直流 カツト用コンデンサ、 T<sub>1</sub> . T<sub>2</sub> … 平衡 磯子、 T<sub>3</sub> . T<sub>4</sub> … 非平衡 磯子、 S … スイツチ、 V c … パイアス用電源、 R<sub>5</sub> , R<sub>6</sub> . R<sub>7</sub> … パイアス 回 名用 低抗。

なお図中、同一符号は同一または相当部分を示

(6)

感 野 僧 一(外1名)



(7)

手 続 補 正 書 (自発)

特許庁長官殿

1. 事件の表示

特願昭 53-141670号

2. 発明の名称

アナログスイツチング回路

3. 補正をする者

事件との関係

特許出願人

住 所 名 称 (601)

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社 代表者 進 藤 貞 和

4. 代 理 人 住 所

東京都千代田区丸の内二丁目2番3号三菱電機株式会社内 弁理士 葛 野 信 一

氏 名(6699)

(1), 5A. ?

5. 補正の対象 明細書の発明の詳細な説明の欄

6. 補正の内容

ページ 行 訂 正 1	前。 訂 正 後
3 6~7 Vd とすると、	
V <sub>D</sub> + V <sub>2</sub> ≥ α σ	, V <sub>D</sub> + V <sub>2</sub> となり、
$5   14   V_2 = V_1 - V_{D_1} + V_{D_2} + V_{D_3} + V_{D_4} + V_{D_3} + V_{D_4} + V_{D_3} + V_{D_4} + V_{D_4} + V_{D_4} + V_{D_4} + V_{D_5} + V_{$	$V_{D_2} \qquad V_2 = V_1 + V_{D_1} - V_{D_2}$
$= V_1 + V_{D_3} -$	$V_{D_4} = V_1 - V_{D_3} + V_{D_4}$
	*
	•
	*
	•
	2 )

**PAT-NO:** JP355067234A

DOCUMENT-IDENTIFIER: JP 55067234 A

TITLE: ANALOGUE SWITCHING CIRCUIT

**PUBN-DATE:** May 21, 1980

INVENTOR-INFORMATION:

NAME COUNTRY

YOSHIZAKI, MAMORU

ASSIGNEE-INFORMATION:

NAME COUNTRY

MITSUBISHI ELECTRIC CORP N/A

**APPL-NO:** JP53141670

APPL-DATE: November 15, 1978

**INT-CL (IPC):** H03K017/76

US-CL-CURRENT: 327/494

## ABSTRACT:

PURPOSE: To obtain a low-loss analogue switching circuit which can cancel the voltage loss dependent upon the forward terminal voltage of a switching element by the bridge of the switching element.

CONSTITUTION: When switch S is turned off, diodes D1~D4 are all non-conductive, and input

signals at input terminal Ti do not appear at output terminal To. When switch S is turned on, voltages V1~V4 at respective terminals of the diode bridge have relations of V3>V1>V4 and V3>V2>V4, and diodes D1~D4 are all conductive. Consequently, if forward voltage drop of diodes D1~D4 is equal to one another, V2=V1 is true, and the output voltage has the same value as the input voltage, so that input signals can be taken out at the output terminal without loss.

COPYRIGHT: (C)1980, JPO&Japio